3. TRANZISTOARE UNIPOLARE

Tranzistoarele unipolare sau *cu efect de câmp* sunt unele dintre cele mai importante dispozitive semiconductoare active și componente ale circuitelor integrate analogice și numerice. Pentru aceste tranzistoare, sunt folosite acronimele TU și FET (<u>Field Effect Transistor</u>) sau TEC (<u>Transistor à Effet de C</u>hamp, respectiv <u>Tranzistor cu Efect de C</u>âmp).

Un tranzistor unipolar reprezintă o cale semiconductoare de curent, cu conductanță comandată de un câmp electric extern. Calea de curent, numită *canal*, este un semiconductor omogen (de tip N sau de tip P), la ale cărui capete sunt sudați doi electrozi numiți *sursă* (S) și *drenă* (D). Prin canal circulă *curentul de drenă* (I_D) și acesta este asigurat prin deplasarea unui singur tip de purtători mobili de sarcină, motiv pentru care tranzistorul se numește *unipolar*. În funcționare, FET-urile se comportă, între drenă și sursă, fie ca un rezistor cu rezistență comandată, fie ca o sursă comandată de curent, comanda efectuându-se prin tensiunea aplicată între electrodul de comandă (numit *grilă* (G) sau *poartă*) și sursa tranzistorului. FET-urile sunt realizate pe un substrat semiconductor din siliciu, numit *bază* (B). După modul de realizare a canalului, rezultă două familii de tranzistoare unipolare:

- a) *FET-uri cu grilă joncțiune* (JFET sau TECJ), la care canalul este realizat în volumul substratului semiconductor,
- b) FET-uri cu grilă izolată (IGFET sau MISFET), la care canalul este realizat la suprafața substratului semiconductor, adică apare o structură metal(M)-izolator(I)-semiconductor(S); dacă izolatorul este bioxidul de siliciu, acronimul folosit este MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) sau TECMOS.

Sensul convențional de circulație a purtătorilor mobili de sarcină prin canal este de la sursă spre drenă, pentru toate FET-urile. Indiferent de familie, semiconductorul canalului și acela al substratului sunt de tip opus. La baza funcționării FET-urilor se află *efectul de câmp*.

Efectul de câmp constă în controlul curentului de drenă al tranzistorului, prin câmpul electric aplicat regiunilor de trecere ale joncțiunilor unui JFET sau structurii MOS a unui tranzistor cu grila izolată. La un JFET, curentul de drenă este controlat prin grosimea efectivă a canalului, în timp ce la un MOSFET – prin grosimea efectivă a canalului și prin concentrația purtătorilor majoritari din canal.

Cele mai importante proprietăți ale FET-urilor, care justifică larga răspândire a acestor tranzistoare, sunt următoarele:

- dimensiuni fizice mici în tehnologie integrată, comparativ cu tranzistoarele bipolare, motiv pentru care FET-urile sunt preferate pentru obținerea unor densități mari de integrare;
- în anumite condiții de polarizare, se comportă, între sursă și drenă, ca o rezistență controlată în tensiune; astfel, un FET poate substitui o rezistență variabilă convențională, care presupune elemente în mişcare;
- prezintă o rezistență de intrare foarte mare şi o capacitate de intrare foarte mică, ceea ce recomandă aceste tranzistoare ca elemente de memorare, în circuitele numerice.

3.1. Tranzistoare unipolare cu grilă joncțiune

O secțiune transversală prin structura unui JFET cu canal N este prezentată în fig. 3.1.1.a. Pe un suport semiconductor puternic dopat de tip P^+ , numit *substrat* sau *bază*, se obțin, succesiv, regiunea canalului de tip N și regiunea grilei de tip P^+ . La un JFET cu canal P, substratul și regiunea grilei sunt semiconductoare de tip N^+ (fig. 3.1.1b). Contactele ohmice ale sursei (S) și drenei (D) se fixează la capetele canalului.



Fig. 3.1.1. Secțiune transversală prin structură: a. JFET cu canal N; b. JFET cu canal P



Fig. 3.1.2. Simboluri grafice: a. JFET cu canal N; b. JFET cu canal P

Tranzistoarele unipolare cu grilă joncțiune au trei sau patru terminale. În cazul dispozitivelor cu trei terminale, utilizatorul nu are acces la substratul tranzistorului (baza este conectată la grilă, prin construcție). Simbolurile folosite în reprezentarea grafică a celor două tipuri de JFET-uri (canal N și canal P), cu trei și, respectiv, cu patru terminale, sunt date în fig. 3.1.2. Linia continuă dintre drenă și sursă, din simbolul grafic al unui JFET, califică aceste tranzistoare ca dispozitive "normal deschise" la U_{GS} = 0, întrucât electrozii sursei și drenei sunt legați prin canalul semiconductor. Săgeata indică sensul curentului direct prin joncțiunile grilă-canal și bază-canal.

Structura unui JFET conține două joncțiuni PN (joncțiunea grilă-canal și joncțiunea canalsubstrat) ale căror regiuni de trecere delimitează partea activă a componentei (grosimea efectivă a canalului - zonă prin care circulă purtătorii mobili de sarcină). Lărgimile regiunilor de trecere sunt foarte sensibile la tensiunea de polarizare inversă a joncțiunilor. Ca urmare, un control eficient al curentului de drenă poate fi obținut numai dacă cele două joncțiuni din structura tranzistorului sunt polarizate invers. Trecerea curentului prin canal este asigurată prin polarizarea corespunzătoare a drenei, în raport cu sursa. La temperaturi normale de lucru, curentul de grilă este neglijabil ($I_G \cong 0$) și $I_S = I_D + I_G \cong I_D$. Curentul de grilă, extrem de redus, asigură nu numai o comandă avantajoasă din punctul de vedere al consumului de putere în circuitul de control al curentului de drenă, ci și o rezistență foarte mare între electrozii G și S ai tranzistorului. Polarizarea inversă a joncțiunilor structurii se asigură aplicând $U_{GS} \le 0$ și $U_{DS} > 0$, în cazul unui JFET cu canal N, respectiv $U_{GS} \ge 0$ și $U_{DS} < 0$ în cazul unui JFET cu canal N, respectiv $U_{GS} \ge 0$ și $U_{DS} < 0$ în cazul unui JFET cu canal P. Cu baza conectată la grilă, cele două joncțiuni ale structurii sunt conectate în paralel. Din acest motiv, în continuare, se va face referire la o singură joncțiune, anume joncțiunea grilă-canal, ce va fi notată j_{GC} . Tensiunea U_{GC} de polarizare inversă a j_{GC} variază în lungul canalului; ca urmare, lărgimea regiunii de trecere va crește de la sursă către drenă.

Pentru expunerea principiului de funcționare, al unui JFET cu canal N, vor fi analizate două cazuri particulare de polarizare și anume: $U_{GS} \leq 0$ (variabilă) și $U_{DS} = 0$, respectiv $U_{GS} \rangle U_P$ (constantă) și $U_{DS} \rangle 0$ variabilă. Potențialul electric al sursei se consideră cel de referință.

■ Dacă U_{DS} = 0 și U_{GS} ≤ 0 variabilă, regiunea de trecere a j_{GC} va avea aceeași lărgime pe toată lungimea canalului. Întrucât U_{DS} = 0, se obține I_D = 0. Scăderea tensiunii U_{GS} va determina reducerea grosimii efective a canalului, în mod uniform, pe toată lungimea lui. *Tensiunea de prag*, notată U_P, este tensiunea U_{GS} la care canalul este obturat pe toată lungimea (cele două regiuni de trecere se unesc, grosimea efectivă a canalului anulându-se). Tensiunea U_P depinde de temperatură și de datele tehnologice ale JFET-ului, iar pentru tranzistoarele de joasă tensiune are valori tipice de câțiva volți. Prin ajustarea tensiunii U_{GS} de la zero la U_P, conductanța canalului scade de la valoarea maximă (atinsă la U_{GS} = 0), la zero (valoare atinsă la închiderea canalului, când U_{GS} = U_P). Între drenă și sursă, tranzistorul poate fi echivalat cu un rezistor cu rezistență variabilă (R_{VV}), comandată de U_{GS},

$$R_{VV} \cong \frac{R_{VV0}}{1 - \sqrt{\frac{U_{GS}}{U_P}}} = \frac{1}{G_{VV}}.$$
 (3.1.1)

Valabilitatea acestei relații poate fi extinsă și la cazul tensiunilor U_{DS} mici, când curentul de drenă crește liniar cu tensiunea drenă-sursă aplicată:

 $I_{\rm D} = G_{\rm VV} \cdot U_{\rm DS}. \tag{3.1.2}$

• Dacă $U_{GS} \setminus U_P$ (constantă) și $U_{DS} \setminus 0$ (variabilă), închiderea canalului se poate obține prin acțiunea combinată a tensiunilor U_{GS} și U_{DS} sau numai prin acțiunea tensiunii U_{DS} (dacă $U_{GS} = 0$). La creșterea tensiunii U_{DS} , curentul I_D va crește mai slab decât dependența liniară, datorită scăderii conductanței canalului. Pe măsură ce canalul este parcurs de la sursă până la drenă, tensiunea de polarizare a j_{GC} va scădea (de la U_{GS} la U_{GD}). În același timp, grosimea efectivă a canalului se va micșora, anulându-se în apropierea drenei, când $U_{GD} = U_P$; în acel moment, curentul de drenă atinge valoarea maximă (se saturează), corespunzătoare tensiunii U_{GS} aplicate. *Tensiunea drenăsursă de închidere a canalului* (U_{DSP}), se atinge când $U_{GD} = U_P$ și are expresia

$$U_{\rm DSP} = U_{\rm GS} - U_{\rm P} \,. \tag{3.1.3}$$

Curentul care străbate canalul la $U_{GS} = 0$ și $U_{DS} = -U_P$ este c*urentul nominal de saturație,* $I_{DSS} = I_D \Big|_{U_{GS} = 0: U_{DSP}}$. (3.1.4) Curentul I_{DSS} este un parametru static al tranzistorului a cărui valoare (× mA), specificată în foile de catalog, depinde de temperatură și de datele tehnologice ale dispozitivului.

După închiderea canalului ($U_{DS} \ge U_{DSP}$), curentul I_D devine aproape independent de tensiunea U_{DS} , iar regimul de funcționare se numește *de saturație în curent*. Tranzistorul se comportă ca o sursă comandată de curent, nivelul curentului fiind controlat prin tensiunea U_{GS} :

$$I_{\rm D} \cong I_{\rm DSS} \cdot \left(1 - \frac{U_{\rm GS}}{U_{\rm P}}\right)^2. \tag{3.1.5}$$

Un JFET cu canal P are o comportare asemănătoare, pentru aceleași condiții de funcționare. Fenomenele care se petrec sunt aceleași ca la JFET-ul cu canal N, singurele diferențe constând în polaritățile opuse ale tensiunilor U_{GS} și U_{DS} și ale tensiunilor U_P și U_{DSP} , precum și în inversarea sensului curentului I_D .

3.2. Tranzistoare unipolare cu grilă izolată

Tranzistoarele din această familie au grila metalică izolată de substratul semiconductor, printrun strat de bioxid de siliciu, de grosime foarte mică ($\times 10^{-1} \mu m \div \times 10^{-2} \mu m$). După modul de realizare a canalului, se disting: *tranzistoare MOS cu canal indus* și *tranzistoare MOS cu canal inițial*. La aceste dispozitive, curentul de grilă este mai mic de 10^5 ori și rezistența de intrare (între grilă și sursă) mai mare de 10^5 ori decât la JFET-uri. Canalul și conducția curentului printr-un tranzistor MOS se realizează la suprafața substratului semiconductor. Controlul curentului de drenă, exercitat de câmpul electric aplicat structurii MOS, este realizat prin efectul variației concentrației purtătorilor majoritari din canal și a grosimii efective a canalului. Pentru tranzistor MOS cu canal N, și de tranzistor PMOS - pentru acela cu canal P. Tehnologia circuitelor integrate CMOS utilizează componente MOS complementare, adică perechi de componente NMOS și PMOS, cu caracteristici electrice identice. Spre deosebire de componentele din dispozitive, structurile MOS din circuitele integrate actuale prezintă canale cu lungimi submicronice.

a) Tranzistoare MOS cu canal indus

La aceste dispozitive, canalul este format prin apariția stratului de inversie la suprafața substratului. Secțiunile transversale prin structurile tranzistoarelor MOS cu canal indus N și P sunt date în fig. 3.2.1.



Fig. 3.2.1. Secțiuni transversale prin structurile tranzistoarelor MOS: a. canal N indus; b. canal P indus

Simbolurile grafice (fig. 3.2.2) evidențiază proprietatea că grila metalică este izolată de substratul semiconductor, în care sunt realizate regiunile drenei și sursei. Linia întreruptă dintre D și S, din simbolul grafic al unui tranzistor MOS cu canal indus, califică aceste tranzistoare ca dispozitive "normal blocate" la $U_{GS} = 0$, indiferent de valoarea și de polaritatea tensiunii U_{GS} . La $U_{GS} = 0$, curentul I_D este nul, întrucât nu există canal, iar structura tranzistorului conține, între sursă și drenă, două joncțiuni PN legate în serie și în opoziție. Săgeata din simbolul grafic indică sensul curentului direct prin joncțiunea bază-drenă. La dispozitivele cu trei terminale, substratul este legat la sursă, din construcție.



Fig. 3.2.2. Simbolurile grafice ale tranzistoarelor MOS: a. canal N indus; b. canal P indus

La aplicarea tensiunii U_{GS}, câmpul electric creat în stratul de oxid și în substrat, va trebui, mai întâi, să inducă la interfata oxid-substrat o zonă de inversie, care constituie canalul (de același tip cu semiconductorul regiunilor drenei și sursei). Tensiunea $U_{GS} = U_P$ la care se induce canalul între drenă și sursă se numește *tensiune de prag*; $U_P \rangle 0$, pentru tranzistoare NMOS, și $U_P \langle 0, \text{ pentru}$ tranzistoare PMOS. După formarea canalului, aplicarea unei tensiuni între drenă și sursă conduce la aparitia unui curent prin canal. Concentratia purtătorilor mobili de sarcină din zona de inversie va creste odată cu cresterea tensiunii grilă-sursă, determinând cresterea conductantei canalului. Acest mod de funcționare al tranzistoarelor MOS cu canal indus este cunoscut ca regim de îmbogățire. În cazul tensiunilor U_{DS} mici, calea curentului de drenă poate fi modelată printr-o conductanță variabilă G_{VV}, comandată prin tensiunea UGS, iar relația dintre ID și UDS este liniară (ca la JFET). Creșterea tensiunii U_{DS} are ca efect neuniformitatea concentrației purtătorilor majoritari din canal și a grosimii zonei de inversie; valorile celor doi parametri scad în lungul canalului, odată cu micșorarea tensiunii de polarizare inversă a joncțiunii induse. Tensiunea drenă-sursă de închidere a canalului, U_{DSP} $(U_{DSP} = U_{GS} - U_P)$, este tensiunea drenă-sursă la care canalul tranzistorului se obturează într-un punct din apropierea drenei. Dacă $U_{DS} > U_{DSP}$, lungimea canalului se reduce, prin extinderea regiunii golite în interiorul canalului. După închiderea parțială a canalului, curentul de drenă devine cvasiindependent de tensiunea U_{DS} (I_D se saturează):

$$I_{\rm D} = \frac{\beta}{2} \cdot (U_{\rm GS} - U_{\rm P})^2, \ \beta = \times 10^{-4} \div 10^{-3} \,{\rm A} / {\rm V}^2.$$
(3.2.1)

b) Tranzistoare MOS cu canal inițial

În fig. 3.2.3, sunt date secțiunile transversale prin structurile tranzistoarelor MOS cu canal inițial sau tehnologic, iar simbolurile grafice sunt cele din fig. 3.2.4. Acestea din urmă evidențiază proprietatea comună tranzistoarelor MOS, respectiv grila metalică izolată de substratul semiconductor în care sunt realizate canalul și regiunile drenei și sursei. Linia continuă dintre D și S, din simbolul grafic al unui MOSFET cu canal inițial, califică aceste tranzistoare ca dispozitive "normal deschise" la

 $U_{GS} = 0$, întrucât regiunile sursei și drenei sunt legate printr-un canal semiconductor de același tip. Săgeata din simbolul grafic indică sensul curentului direct prin joncțiunea bază-drenă.



Fig. 3.2.3. Secțiuni transversale prin structurile tranzistoarelor MOS: a. canal N inițial; b. canal P inițial

Spre deosebire de un tranzistor MOS cu canal indus, un tranzistor MOS cu canal inițial admite tensiuni U_{GS} de ambele polarități. Dacă se consideră comportarea tranzistorului cu grila scurtcircuitată la sursă ($U_{GS} = 0$), ca referință, pot fi stabilite două regimuri de funcționare, numite *regimul de îmbogățire* și *regimul de sărăcire*. În *regim de îmbogățire*, concentrația purtătorilor majoritari din canal crește odată cu evoluția tensiunii U_{GS} , de polaritate opusă aceleia a tensiunii U_P (U_{GS})0, pentru tranzistor NMOS, și U_{GS} (0, pentru tranzistor PMOS). În *regim de sărăcire*, concentrația purtătorilor majoritari din canal scade, pe măsură ce U_{GS} se apropie de U_P (U_{GS} (0, pentru tranzistor NMOS, și U_{GS})0, pentru tranzistor PMOS). Atunci când $U_{GS} = U_P$, MOSFET-ul va fi blocat (dispare practic calea de curent), iar $I_D \cong 0$. Pentru un tranzistor NMOS, U_P (0, iar pentru un tranzistor PMOS). U_P)0.



Fig. 3.2.4. Simbolurile grafice ale tranzistoarelor MOS: a. canal N inițial; b. canal P inițial; c. Reprezentare simbolică simplificată

Pentru tensiuni U_{DS} mici, canalul se comportă ca o conductanță variabilă comandată de tensiunea U_{GS} , iar I_D crește liniar cu U_{DS} . Creșterea tensiunii U_{DS} conduce la micșorarea tensiunii U_{GC} și, implicit, la scăderea concentrației purtătorilor majoritari din canal și a grosimii canalului, pe măsură ce canalul este parcurs de la sursă la drenă. *Tensiunea drenă-sursă de închidere a canalului*,

 U_{DSP} ($U_{DSP} = U_{GS} - U_P$), este tensiunea U_{DS} la care canalul tranzistorului se obturează punctiform, lângă drenă. Curentul care străbate canalul la $U_{GS} = 0$ și $U_{DSP} = -U_P$ se numește *curent nominal de saturație*,

$$I_{\text{DSS}} = I_{\text{D}} \Big|_{U_{\text{GS}} = 0; U_{\text{DSP}}}.$$
 (3.2.2)

Atunci când U_{DS} depășește U_{DSP} , lungimea canalului se reduce, iar după închiderea parțială a canalului, curentul I_D devine cvasi-independent de tensiunea U_{DS} . Dependența $I_D = f(U_{GS})$, poate fi descrisă cu ajutorul relației (3.1.5) sau a relației echivalente (3.2.1).

La MOSFET-uri, valorile parametrilor statici $U_P (\times V)$ și $I_{DSS} (\times mA)$ depind de temperatură și de datele tehnologice ale dispozitivului și sunt precizate în foile de catalog.

3.3. Modele de semnal mare

În funcție de relația dintre U_{DS} și U_{DSP} , tranzistoarele unipolare cu canalul deschis pot funcționa în unul din următoarele regimuri:

- atunci când U_{DS}(U_{DSP}, se stabilește un regim cvasiliniar sau regim de conductanță/rezistență variabilă comandată prin tensiunea U_{GS}; acest regim de funcționare este utilizat în divizoarele active de tensiune, în circuitele de comandă automată a amplificării etc.;
- atunci când U_{DS} ≥ U_{DSP}, se stabilește un *regim activ* sau *regim de saturație în curent*, când comportarea dispozitivului este aceea de sursă de curent cvasiconstant, fixat de tensiunea U_{GS} de comandă; acest regim de funcționare este utilizat în amplificatoarele liniare de semnale, în sursele de curent etc.

Dacă tranzistorul unipolar are canalul obturat pe toată lungimea, regimul de funcționare este un *regim de blocare* sau *de tăiere a curentului de drenă*.



Fig. 3.3.1. Modele de semnal mare: a. regim cvasiliniar; b. regim activ

Modelele de semnal mare, cu circuit echivalent, sunt date în fig. 3.3.1.a și 3.3.1.b, pentru regimul cvasiliniar, respectiv pentru regimul activ. În ambele modele, circuitul grilă-sursă este în gol $(I_G \cong 0)$.

3.4. Conexiuni. Caracteristici statice

a) Conexiuni

Unui tranzistor unipolar i se poate asocia un cuadripol nereciproc. Fiecare electrod al tranzistorului poate să fie borna comună a circuitelor de intrare și de ieșire ale cuadripolului. Prin urmare, tranzistorul unipolar poate fi conectat în trei moduri diferite și anume: *conexiunea grilă comună* (GC), *conexiunea sursă comună* (SC) și *conexiunea drenă comună* (DC). Cele trei conexiuni sunt reprezentate în fig. 3.4.1. De exemplu, la conexiunea sursă comună (SC), borna sursei

este comună circuitelor de intrare și de ieșire ale cuadripolului, grila intră în circuitul de intrare, iar drena aparține circuitului de ieșire (fig. 3.4.1.b).



Fig. 3.4.1. Conexiunile tranzistorului unipolar: a. grilă comună (GC); b. sursă comună (SC); c. drenă comună (DC)

b) Caracteristici statice

Caracteristicile statice sunt reprezentări grafice ale relațiilor dintre curentul de drenă și tensiunile aplicate la bornele tranzistorului unipolar, în regim static. Aceste caracteristici pot fi calculate din ecuația curentului de drenă sau ridicate experimental. În mod obișnuit, cataloagele conțin caracteristicile statice ale tranzistorului în conexiunea SC. Întrucât $I_G \cong 0$, numai două familii de caracteristici statice prezintă interes pentru un FET în conexiunea SC, respectiv:

• familia caracteristicilor statice de ieșire,

$$I_{D} = f(U_{DS})|_{U_{GS} = ct; U_{BS} = ct; T_{a} = ct}, \qquad (3.3.1)$$

• familia caracteristicilor statice de transfer,

$$I_{\rm D} = f(U_{\rm GS})_{U_{\rm DS} = ct; U_{\rm BS} = ct; T_{\rm a} = ct}$$
 (3.3.2)



Fig. 3.4.2. Caracteristica statică de transfer: a. JFET; b. MOSFET cu canal inițial; c. MOSFET cu canal indus

În fig. 3.4.2 a fost reprezentată câte o caracteristică statică de transfer, pentru fiecare tip de FET cu trei terminale, la temperatură și tensiune drenă-sursă (U_{DS}) U_{DSP}) constante.

În pofida diferențelor constructive ale acestor dispozitive, modelele simplificate arată o comportare asemănătoare a tranzistoarelor unipolare, în regim cvasiliniar sau activ; prin urmare, caracteristicile statice de ieșire vor avea forme asemănătoare. Indiferent de tensiunea U_{DS} , $I_D = 0$ când $U_{GS} = U_P$. De asemenea, există o comportare simetrică, în raport cu zona canalului, la tensiuni U_{DS} mici. Pentru $U_{DS} \langle U_{DSP}$, inversarea drenei cu sursa nu conduce decât la schimbarea sensului curentului care străbate canalul.

Familia caracteristicilor statice de ieșire, pentru un JFET cu canal N, în conexiunea SC, este prezentată în fig. 3.4.3.a. În acest plan, curba U_{DSP} reprezintă frontiera dintre două regiuni, ce corespund celor două regimuri de funcționare ale tranzistorului: regiunea ohmică sau cvasiliniară (RO) – în care dispozitivul se comportă ca o rezistență controlată prin U_{GS}, respectiv regiunea activă (RA).



Fig. 3.4.3. Familia caracteristicilor statice de ieşire: a. JFET cu canal N; b) MOSFET cu canal indus N

Pantele teoretice ale caracteristicilor din zona RO sunt date de conductanțele $G_{VV} = 1/R_{VV}$ (relația 3.1.1). Teoretic, un JFET în regim activ se comportă ca o sursă ideală de curent, comandată prin tensiunea U_{GS} (relația 3.1.5). Din caracteristicile experimentale, se observă o creștere ușoară a curentului de drenă, odată cu creșterea tensiunii U_{DS} . La un JFET cu canal P, se schimbă polaritățile tensiunilor U_{GS} și U_{DS} .

Familia caracteristicilor statice de ieşire, pentru un MOSFET cu canal indus N, în conexiunea SC, este prezentată în fig. 3.4.3.b, iar *pentru un MOSFET cu canal inițial* N – în fig. 3.4.4.a. Se disting regiunile de funcționare ohmică (RO) și activă (RA), în care dispozitivele au aceeași comportare ca și JFET-ul.

c) Influența temperaturii asupra caracteristicilor statice

Temperatura intervine în funcționarea unui tranzistor unipolar, prin acțiunea sa directă asupra mobilității purtătorilor majoritari din canal și a concentrației acestora. La creșterea temperaturii, mobilitatea scade, în timp ce concentrația purtătorilor crește. Parametrii statici U_P , β și I_{DSS} ai unui

tranzistor unipolar sunt funcții de temperatură, valorile lor scăzând odată cu creșterea temperaturii. Scăderea parametrului β la creșterea temperaturii determină scăderea curentului I_D . Pentru aceeași creștere a temperaturii, scăderea tensiunii de prag va determina o creștere a curentului de drenă. La un FET, se constată că există un punct de funcționare stabilizat cu temperatura; acest punct se află pe porțiunea puternic neliniară a caracteristicilor statice de transfer (la o tensiune U_{GS} apropiată de U_P). Influența temperaturii asupra caracteristicilor statice de ieșire poate fi observată în fig. 3.4.4.b.



Fig. 3.4.4. a. MOSFET cu canal inițial N. Familia caracteristicilor statice de ieșire b. JFET cu canal N. Caracteristicile statice de ieșire din regiunea activă, la două temperaturi



Fig. 3.4.5. Aria de funcționare sigură în c.c.

d) Solicitări maxime în curent și în tensiune

Din considerente similare acelora prezentate la diode și la tranzistoare bipolare, și pentru un tranzistor unipolar, se impune respectarea valorilor limită absolută (termice și electrice), precizate în foaia de catalog a dispozitivului, oricare ar fi regimul de funcționare. Dintre acestea pot fi menționate temperatura maximă a joncțiunilor (T_{jmax}), puterea totală disipată (P_{tot} sau P_{max}), valoarea maximă a rezistenței termice joncțiune-ambiant (R_{thj-a}), valoarea limită absolută a curentului de drenă

 $(I_{D max})$, tensiunea de străpungere a joncțiunii grilă-canal, prin avalanșă $(U_{(BR)DG})$ - la JFET, tensiunea de străpungere prin avalanșă, între drenă și sursă $(U_{(BR)DS})$ – la MOSFET etc.

Ţinând seama de toate limitările care sunt impuse unui tranzistor unipolar în funcționare, se stabilește zona (aria) de funcționare sigură (AFS), în planul caracteristicilor statice de ieșire ale dispozitivului. Pentru regimul de c.c. sau de semnal mare și frecvențe joase, AFS este delimitată de hiperbola P_{tot} de disipație maximă admisibilă, de valoarea maximă I_{Dmax} a curentului de drenă și de valoarea maximă U_{DSmax} a tensiunii drenă-sursă (fig. 3.4.5).

3.5. Circuite de polarizare

Se numește *circuit de polarizare al tranzistorului unipolar*, circuitul electric de c.c. care permite fixarea unui anumit punct static de funcționare și care asigură stabilizarea acestui punct. Caracteristicile statice, ca și parametrii statici ai tranzistorului unipolar, prezintă o mare dispersie de fabricație și, în plus, depind puternic de temperatură. Pentru toate circuitele cu tranzistoare unipolare, p.s.f. al tranzistorului trebuie să se găsească în interiorul AFS (fig. 3.4.5). În aplicații de tipul amplificatoarelor liniare sau surselor de curent, p.s.f. al tranzistorului va fi plasat întotdeauna în regiunea activă a caracteristicilor statice de ieșire.

Stabilizarea p.s.f., în raport cu condițiile de funcționare, poate fi realizată în:

- circuite liniare de polarizare, prin asigurarea unei reacții negative în c.c., după curentul sau după tensiunea de ieşire;
- *circuite neliniare de polarizare*, prin folosirea surselor de curent constant.

Unul dintre cele mai folosite circuite liniare de polarizare este cel cu rezistență în sursă. Se consideră configurația unui circuit de amplificare, realizat cu un FET cu canal N, în conexiune SC, din fig. 3.5.1.a. Circuitul de polarizare, constituit din rezistorii R_D , R_S , R_G și sursa de tensiune continuă V_{DD} , trebuie să asigure un p.s.f. corespunzător regimului activ al tranzistorului și stabilizarea acestui punct. Stabilizarea p.s.f. se bazează pe reacția negativă după curentul de drenă, introdusă de R_S .



Fig. 3.5.1. Circuit de amplificare, realizat cu unFET în conexiune SC: a. Schema de principiu; b. Circuitul de polarizare, cu rezistență în sursă

Din circuit, rezultă ecuațiile

$$V_{DD} = R_{D} \cdot I_{D} + U_{DS} + R_{S} \cdot I_{D}, \qquad (3.5.1)$$

$$U_{\rm GS} = -R_{\rm S} \cdot I_{\rm D}, \qquad (3.5.2)$$

$$U_{DG} = U_{DS} - U_{GS},$$
 (3.5.3)

la care se adaugă ecuația curentului de drenă,

$$I_{\rm D} = \frac{\beta}{2} \cdot \left(U_{\rm GS} - U_{\rm P} \right)^2. \tag{3.5.4}$$

Mărimile electrice ce caracterizează p.s.f. Q al tranzistorului (I_{DQ} , U_{GSQ} , U_{DSQ} , U_{DGQ}), fixat în regiunea activă a caracteristicilor statice de ieșire, satisfac ecuațiile (3.5.1)÷(3.5.4).

Cu circuitul din fig. 3.5.1.b, nu poate fi fixată decât o tensiune U_{GS} de polaritate opusă tensiunii U_{DS} ; ca urmare, circuitul asigură polarizarea corectă a JFET-urilor și MOSFET-urilor cu canal ințial, în regim de sărăcire, precum și menținerea p.s.f. într-o vecinătate mică a poziției inițiale. Reducerea variației ΔI_D a curentului de drenă impune creșterea rezistenței R_S . Mecanismul de stabilizare a p.s.f. se bazează pe reacția negativă după I_D , introdusă de rezistența înseriată cu sursa tranzistorului. La alegerea rezistenței R_G , se face un compromis, ținând seama că acest element de circuit determină rezistența de intrare a amplificatorului, în regim dinamic, și menține potențialul grilei la zero, în regim static. Rezistențe de ordinul 1÷2M Ω satisfac ambele cerințe.

3.6. Modele de semnal mic

În cele mai multe circuite de procesare a semnalelor analogice, tranzistoarele unipolare funcționează în regim variabil de semnal mic. Pentru variații mici (i_d, u_{gs}, u_{ds}) ale mărimilor electrice, în jurul unui p.s.f. Q $(I_{DQ}, U_{GSQ}, U_{DSQ})$ plasat în regiunea activă, poate fi stabilit un model liniar al tranzistorului unipolar. *Regimul variabil de semnal mic* este regimul variabil al tranzistorului, în care este îndeplinită *condiția de semnal mic*:

$$|u_{gs}(t)| \langle \langle 2(U_{GSO} - U_P) \text{ pentru } \forall t.$$
 (3.6.1)

 Pentru domeniul frecvențelor joase, modelul de semnal mic al unui tranzistor unipolar este descris prin ecuațiile

$$i_g = 0$$
, (3.6.2)

$$\dot{\mathbf{i}}_{d} = \mathbf{g}_{m} \cdot \mathbf{u}_{gs} + \mathbf{g}_{d} \cdot \mathbf{u}_{ds} \,. \tag{3.6.3}$$

Ecuația (3.6.3) poate fi rescrisă ca

$$\mathbf{r}_{\mathbf{d}} \cdot \mathbf{i}_{\mathbf{d}} = \mathbf{g}_{\mathbf{m}} \cdot \mathbf{r}_{\mathbf{d}} \cdot \mathbf{u}_{\mathbf{gs}} + \mathbf{u}_{\mathbf{ds}} \, .$$

În aceste relații,

➢ g_m este conductanța de transfer a tranzistorului unipolar cu drena scurtcircuitată la sursă,

(3.6.4)

- g_d este conductanța de ieșire a tranzistorului unipolar cu grila scurtcircuită la sursă,
- $r_d = 1/g_d$ reprezintă *rezistența de ieșire* a tranzistorului cu grila scurtcircuitată la sursă,

 $\blacktriangleright \mu = g_m \cdot r_d$ este factorul de amplificare în tensiune, al tranzistorului cu ieșirea în gol,

Parametrii dinamici de semnal mic depind de tipul FET-ului, de datele tehnologice ale tranzistorului, de p.s.f. și de temperatură. Acești parametri pot fi exprimați în funcție de mărimile care descriu p.s.f. și parametrii statici ai tranzistorului.

Pe baza ecuațiilor (3.6.2), (3.6.3) și (3.6.4) pot fi desenate două circuite echivalente (fig. 3.6.1.a,b) care reprezintă două variante ale modelului (simplificat) de semnal mic și frecvențe joase. Prezența sursei comandate de curent sau de tensiune, în circuitul de ieșire al modelului, atestă calitatea de *dispozitiv activ* a tranzistorului unipolar. Modelul de semnal mic este același indiferent de tipul

FET-ului; acest model se desenează pentru conexiunea SC, dar poate fi utilizat și pentru celelalte două conexiuni, respectând borna comună și bornele de intrare și de ieșire ale conexiunii.



Fig. 3.6.1. Modele de semnal mic și frecvențe joase, pentru un FET

• La frecvențe înalte, modelul, de semnal mic se completează cu capacitățile interne ale tranzistorului: C_{gs} (×1pF), C_{gd} (×0,1pF), C_{ds} (0,1pF÷0,5pF). Prima variantă de circuit echivalent rezultat este cea din fig. 3.6.2.



Fig. 3.6.2. Model simplificat de semnal mic și frecvențe înalte

Analizând corespondența care există între modelul de semnal mic al unui TB și cel al unui FET, se constată că atunci când circuitul de amplificare trebuie să prezinte o rezistență mare de intrare, se va alege un tranzistor unipolar, iar în cazul în care circuitul de amplificare trebuie să realizeze o amplificare mare (în modul), va fi ales, ca dispozitiv activ, un tranzistor bipolar.

3.7. Circuite cu tranzistoare unipolare

3.7.1. Amplificatorul de semnal mic

Schema de principiu a unui etaj de amplificare de c.a., cu FET în conexiunea SC, este prezentată în fig. 3.7.1.a.; la intrarea amplificatorului se aplică un generator de tensiune (u_s), iar la ieșire se conectează un rezistor de sarcină (R_L). La frecvențe medii, circuitul echivalent de c.a. al amplificatorului este acela dat în fig. 3.7.1.b, în care tranzistorul a fost înlocuit cu modelul simplificat de semnal mic. Acest circuit echivalent se obține prin punerea tuturor punctelor reci (de potențial constant) la masa montajului. În circuitul de polarizare, rezistența R_G poate fi substituită de un divizor rezistiv (R₁,R₂), conectat în grilă; în acest caz, în circuitul echivalent, R_G este înlocuită de R₁₂ = R₁ //R₂. Se consideră R_G = 10MΩ, R_D = 1,2kΩ, R_L = 10kΩ, R_S = 200Ω, iar tranzistorul - un JFET cu canal N, tip BFW10, pentru care se cunosc: I_{DSS} = 10mA, U_P = -4V, g_m = 3,7mA/V, r_d = 200kΩ.

Performanțele amplificatorului (rezistența de intrare, rezistența ieșire, amplificarea de tensiune, amplificarea de curent) depind de rezistențele circuitului de polarizare:

$$R_{i} = \frac{u_{gs}}{i_{i}} = R_{G} = 10M\Omega, \qquad (3.7.1)$$

$$R_{o} = -\frac{u_{o}}{i_{o}}\Big|_{u_{o}} = 0 = r_{d} //R_{D} \cong R_{D} = 1,2k\Omega, \qquad (3.7.2)$$

$$A_{U0} = \frac{u_o}{u_i} = -\frac{i_d \cdot (R_L // R_D)}{u_{gs}} = -\frac{\mu \cdot (R_L // R_D)}{r_d + (R_L // R_D)} \cong -3,96, \qquad (3.7.3)$$

$$A_{u0} = \lim_{R_L \to \infty} A_{U0} = -\frac{\mu \cdot R_D}{r_d + R_D} \cong -4,44, \qquad (3.7.4)$$

$$A_{I0} = \frac{i_o}{i_i} = -\frac{R_D}{R_D + R_L} \cdot \frac{i_d}{i_i} = -\frac{R_D}{R_D + R_L} \cdot \frac{\mu \cdot R_G}{r_d + (R_L / / R_D)} \cong -3954, \qquad (3.7.5)$$

$$A_{i0} = \lim_{R_L \to 0} A_{10} = -g_m \cdot R_G = -37000.$$
(3.7.6)



Fig. 3.7.1. Amplificator de semnal mic: a. Schema de principiu; b. Circuitul echivalent de c.a., la frecvențe medii

Pentru același etaj pot fi calculate și celelalte două performanțe funcționale: conductanța de transfer și rezistența de transfer.

Dacă R_G și R_D se consideră infinite, atunci $R_i \rightarrow \infty$, $R_o = r_d = 200k\Omega$, $A_{u0} = -\mu = -740$, $A_{i0} \rightarrow \infty$.

Analizând rezultatele obținute, se constată că circuitul se comportă ca un amplificator cu transfer de conductanță.

3.7.2. Sursa de curent constant

Sursa de curent constant asigură la ieșire un curent I_O aproximativ constant la variații ale tensiunii continue de alimentare (V_{DD}) și ale rezistenței de sarcină (R_L), între anumite limite. O sursă simplă de curent, realizată cu un FET cu canal N, este cea din fig. 3.7.2.a, în care se consideră R_S = 5k Ω , iar tranzistorul – un JFET cu canal N, de tip BFW11, caracterizat de I_{DSS} = 10mA, $U_P = -3V$, $g_m = 1,44mA/V$, $r_d = 100k\Omega$. Curentul de ieșire al sursei este curentul de drenă al

tranzistorului și poate fi considerat constant dacă JFET-ul funcționează în regim activ ($U_{DS} > U_{DSP}$). În aceste condiții, I_D respectă relația (3.1.5). Expresia tensiunii U_{GS} se obține aplicând teorema a doua a lui Kirchhoff pe ochiul de intrare:

$$\mathbf{U}_{\mathrm{GS}} = -\mathbf{R}_{\mathrm{S}} \cdot \mathbf{I}_{\mathrm{D}}.\tag{3.7.7}$$

Rezolvând sistemul format din ecuațiile (3.1.5) și 3.7.7), se obțin valorile necunoscutelor: $I_D = 0,47mA$ și $U_{GS} = -2,35V$. Se calculează apoi $U_{DSP} = U_{GS} - U_P = 0,65V$.

Aplicând teorema a doua a lui Kirchhoff pe ochiul de ieșire, se obține

$$V_{DD} = R_{S} \cdot I_{D} + U_{DS} + R_{L} \cdot I_{D}.$$
(3.7.8)

Înlocuind valorile numerice cunoscute și impunând $U_{DS} > 0,65V$, se obține următoarea inegalitate:

$$V_{DD} > 3 + 0.47 \cdot R_{L}, \qquad (3.7.9)$$

în care tensiunea este exprimată în volți, iar rezistența în k Ω .

În concluzie, curentul de ieșire rămâne constant la valoarea 0,47mA, chiar dacă tensiunea de alimentare și/sau rezistența de sarcină își schimbă valoarea, cu condiția ca inegalitatea (3.7.9) să rămână satisfăcută.



Fig. 3.7.2. Sursă de curent, cu rezistență mare de ieșire: a. Schema de principiu; b. Circuitul echivalent de c.a.

Pornind de la schema de principiu din fig. 3.7.2.a, se desenează un circuit echivalent în regim variabil de semnal mic și frecvențe medii (fig. 3.7.2.b), pe baza căruia se calculează rezistența de ieșire a sursei de curent:

$$R_{O} = r_{d} + (1 + \mu)R_{S} = 827k\Omega$$
.

(3.7.10)

În cazul particular $R_S = 0$, se obține un curent de ieșire $I_O = I_{DSS} = 10$ mA și o rezistență de ieșire mai mică: $R_O = r_d = 100$ k Ω . Există mai multe configurații de surse de curent, realizate cu unul sau mai multe FET-uri. Creșterea complexității circuitului asigură o îmbunătățire a performanțelor.

3.7.3. Divizorul rezistiv controlat în tensiune

Schema de principiu a unui divizor rezistiv controlat în tensiune este cea din fig. 3.7.3.a. Dacă tranzistorul unipolar este polarizat în regiunea ohmică din planul caracteristicilor statice de ieșire, atunci dispozitivul se comportă, între sursă și drenă, ca o rezistență R_{VV} , a cărei valoare este controlată prin tensiunea U_{GS} :



Fig. 3.7.3. Divizor rezistiv controlat în tensiune: a. Schema de principiu; b. Circuitul echivalent.

Raportul de divizare a tensiunii are următoarea expresie:

$$K = \frac{u_0}{u_i} = \frac{R_{VV}}{R_1 + R_{VV}} = f(U_{GS}).$$
(3.7.12)

La $U_{GS} = 0$, $R_{VV} = R_{VV0}$, iar K are cea mai mică valoare, în timp ce la $U_{GS} = U_P$, $R_{VV} \rightarrow \infty$, iar raportul de divizare atinge valoarea maximă (K = 1).

- - - - * - - - - -